VerilogHDL硬件描述语言

本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法.书中列举了大量实例,帮助读者掌握语言本身在和建模方法,对实际数字系统设计也很有帮助.
本书是VerilogHDL的初级读本,适用于作为计算机、电子、电气及自控等专业相关课程的教材，也可供有关的科研人员作为参考书。
译者序
前言
第1章简介
1.1什么是VerilogHDL?
1.2历史
1.3主要能力
第2章HDL指南
2.1模块
2.2时延
2.3数据流描述方式
2.4行为描述方式
2.5结构化描述形式
2.6混合设计描述方式
2.7设计模拟
第3章Verilog语言要素
3.1标识符
3.2注释
3.3格式
3.4系统任务和函数
3.5编译指令
3.6值集合
3.7数据类型
3.8参数
第4章表达式
4.1操作数
4.2操作符
4.3表达式种类
第5章门电平模型化
5.1内置基本门
5.2多输入门
5.3多输出门
5.4三态门
5.5上拉、下拉电阻
5.6MOS开关
5.7双向开关
5.8门时延
5.9实例数组
5.10隐式线网
5.11简单示例
5.122-4解码器举例
5.13主从触发器举例
5.14奇偶电路
第6章用户定义的原语
6.1UDP的定义
6.2组合电路UDP
6.3时序电路UDP
6.4另一实例
6.5表项汇总
第7章数据流模型化
7.1连续赋值语句
7.2举例
7.3线网说明赋值
7.4时延
7.5线网时延
7.6举例
第8章行为建模
8.1过程结构
8.2时序控制
8.3语句块
8.4过程性赋值
8.5if语句
8.6case语句
8.7循环语句
8.8过程性连续赋值
8.9握手协议实例
第9章结构建模
9.1模块
9.2端口
9.3模块实例语句
9.4外部端口
9.5举例
第10章其他论题
10.1任务
10.2函数
10.3系统任务和系统函数
10.4禁止语句
10.5命名事件
10.6结构描述方式和行为描述方式的混合使用
10.7层次路径名
10.8共享任务和函数
10.9值变转储文件
10.10指定程序块
10.11强度
10.12竞争状态
第11章验证
11.1编写测试验证程序
11.2波形产生
11.3测试验证程序实例
11.4从文本文件中读取向量
11.5向文本文件中定写入向量
11.6其他实例
第12章建模实例
12.1简单元件建模
12.2建模的不同方式
12.3时延建模
12.4条件操作建模
12.5同步时序逻辑建模
12.6通用移位寄存器
12.7状态机建模
12.8交互状态机
12.9Moore有限状态机建模
12.10Mealy型有限状态机建模
12.11简化的21点程序
附录语法参考
参考文献
(2000)266O7

版次：1-1
开本：16
页数：171
定价：
机械工业出版社-图书展示-科技图书-电子电工技术-电子技术

北京朝阳区